طراحی یک مدار نمونه‌بردار و نگه‌دار با دقت 12-Bit جهت نرخ داده 200MS/s

نوع مقاله : مقاله پژوهشی

نویسندگان

1 موسسه آموزش عالی جهاد دانشگاهی اصفهان

2 دانشگاه آزاد اسلامی، واحد نجف آباد

چکیده

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 Ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاصیت خطی استفاده گردیده است. عملکرد مدار پیشنهادی توسط نرم افزار Hspice با استفاده از تکنولوژی CMOS-0.35um مورد شبیه‌سازی قرار گرفته است که نتایج شبیه‌سازی، عملکرد مناسب مدار را جهت نرخ داده 200Ms/s با دقت 12 بیت در خروجی تصدیق می‌کند.

کلیدواژه‌ها


عنوان مقاله [English]

Design of a 12-Bit 200MS/S CMOS Sample-and-Hold Circuit

نویسندگان [English]

  • Hamid Mahmoodian 1
  • Mehdi Dolatshahi 2
1 ACECR Institute of Higher Education (Isfahan Branch), Khomeinishahr
2 Najafabad Branch, Islamic Azad University
چکیده [English]

In this paper, a new 12bit, 200MS/s fully differential sample and hold circuit is presented. In order to increase the linearity and input voltage dynamic range; bootstrapped-switches are used for sampling the input signal. Furthermore, a tunable gain buffer is used as the output stage of the circuit to prevent the loading effects of the succeeding stages on the proposed circuit. The circuit is simulated in HSPICE using 0.35µm CMOS technology parameters. As it is discussed in the paper, simulation results justify the good performance of the proposed circuit for using in 12bit, 200MS/s applications.

کلیدواژه‌ها [English]

  • Sample-and-hold
  • charge injection
  • bootstrapped switch
  • CMOS
[1] B. Razavi, "Principle of data conversion system design", IEEE press, 1995.
[2] D.A. Johns, K. Martin, "Analog integrated circuit design", John Wiley &Sons, 1997.
[3] C.C. Kok, "CMOS sample/hold circuits for high speed A/D conversion", 1991.
[4] D.W. Cline, "Noise, speed, and power trade-offs in pipelined analog to digital", Memorandum No. UCB/ERL M95/94, Electronics Research Laboratory, U. C. Berkeley, 1995.
[5] P.R. Gray, R.G. Meyer, "Analysis and design of analog integrated circuits", 3rd Edition, New York, Wiley, 1984.
[6] R. Gregorian, G.C. Temes, "Analog MOS integrated circuit for signal processing", New York: John Wiley and Sons, 1998.
[7] M. Gustavsson, J. Wikner, N. Tan, "CMOS data conversion for communication", Kluwer Academic Publishers, 2002.
[8] C.J.B. Fayomi, J. W.Roberts, M. Sawan, "Low-voltage CMOS analog switch for high precision sample-and-hold circuit", Circuits and systems.MVVSCAS o4.Vol. 3, pp. 315-318, 2000.
[9] T.S. Lee, C.C. Lu, J.T. Zahn, "A 250MHz 11Bit 20mW CMOS low-hold-pedestal fully differential track-and-hold circuit", Soc Conference, IEEE International, pp. 47-50, 2006.
[10] T.S. Lee, C.C. Lu, "A 1.5-v 50-MHz pseudodifferential CMOS sample-and-hold circuit with low hold pedestal", IEEE Trans. on Circuits and System, Vol. 52, No. 9, 2005.
[11] M. Sadollahy, K. Hadidi, "A high-speed highly-linear CMOS S/H circuit", Proceeding of the Int. Conf. on Computer and Communication Engineering, pp. 550-553, 2008.
[12] A. Boni, A. Pierazzi, "A 10-b 185MS/s track-and-hold in 0.35-µm CMOS", IEEE J.Solid-State Circuits, Vol. 36, No. 2, pp. 195-203, 2001.
[13] B. Razavi, "Design of analog CMOS integrated circuits", McGraw-Hill Co., Inc., pp. 53-57, 2000.
[14] K. Hadidi, M. Sasaki, T. Watanabe, D. Muramatsu, T. Matsumoto, "An open-loop full CMOS 103MHz -61dB THD S/H crcuit", IEEE Custom Integrated Circuits Conference, Proceeding of the IEEE, pp. 381-383, 1998.